Au sein de la Direction Technique de Safran Electronics & Defense, le Centre d’Excellence (CE) de Valence a pour mission de développer des calculateurs pour l’aéronautique et le spatial.
L’objectif du stage est de mettre en place un environnement de co-développement algorithmique pour optimiser les interactions entre les métiers de l’automatique et du FPGA. Ce co-développement permettra d’embarquer les algorithmes de contrôle commande d’un moteur dont le modèle aura été défini sous Simulink dans un bloc logique arithmétique déterministe et séquentiel (BLADES) implémenté dans le FPGA.
Les tâches principales à réaliser au cours du stage sont les suivantes :
1) Prendre connaissance des capacités de l’environnement actuel du BLADES
2) Définir, améliorer et créer les outils nécessaires pour faciliter la mise en œuvre du BLADES :
– Co-simulation avec MATLAB/SIMULINK.
– Analyse du nombre de cycle des calculs à réaliser et des fréquences de fonctionnement de l’architecture FPGA cible.
– Validation des performances et précisions des calculs.
– Génération manuelle ou automatique de la table de configuration du BLADES
– Validation de l’outil générant la table de configuration.
– Chargement via CAN ou RS ou autres (standard à établir) de la table de configuration dans le FPGA cible.
3) Mettre en œuvre la chaîne de développement de l’environnement BLADES de la modélisation Matlab/Simulink à l’implémentation sur FPGA.