Offre

Vous intégrez l’équipe ISI (Integrated Smart Interface) R&T en charge du maquettage d’un capteur Intelligent. Vous serez en charge du développement du FPGA de démodulation/excitation du capteur VDT, transmission de l’info en Ethernet.
Votre contribution porte principalement sur le codage VHDL du FPGA ainsi que sa vérification (simulation et tests physiques)